题目内容
（请给出正确答案）
(1)给出上述四个中断源的中断处理次序。 (2)若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
如果结果不匹配，请 联系老师 获取答案
更多“设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2…”相关的问题
引脚变低电平，从而引起CPU的中断响应。设优先级处理顺序由高到低依次为中断源3、中断源2、中断源1,中断服务程序入口地址分别为2100H、2200H、2300H,试设计实现此功能的硬件电路，并编写主程序及中断服务程序(转至相应的入口即可)。
(1)主存地址位数为多少？
(2)画出主存地址格式示意图，注明各字段名称及位数。
(3)设该Cache的命中率为98％，如果Cache的速度是主存的5倍，则该机采用Cache时存储系统的速度是不采用Cache时的多少倍(设CPU访存时同时访问Cache和主存，若Cache命中则中断主存访问)？
参考答案：错误
(1)画出硬件连接图
(2)编写全部初始化程序
A.方案l
B.方案2
C.方案3
D.方案4
A.(1)(2)(3)
B.(1)(2)(4)
C.(1)(3)(4)
D.(1)(2)(3)(4)
以上推理中，错误的有（）。
A. 1个
B. 2个
C. 3个
D. 4个
设α1,α2...αn∈pnx1,证明下面四个条件等价，
1)α1,α2...αn,线性无关:
2)
可被α1,α2...αn线性表出;
3)
可被α1,α2...αs线性表出;
4)det(α1,α2...αn)≠θ
89C51单片机有5个中断源，但只能设置两个中断优先级，因此，在中断优先级安排上受到一定的限制。试问以下几种中断优先顺序的安排(级别由高到低)是否可能？若可能，则应如何设置中断源的中断级别？否则，请简述不可能的理由。 (1)定时器0，定时器1，外中断0，外中断1，串行口中断。 (2)串行口中断，外中断0，定时器0溢出中断，外中断1，定时器1溢出中断。 (3)外中断0，定时器1溢出中断，外中断1，定时器0溢出中断，串行口中断。 (4)外中断0，外中断1，串行口中断，定时器0溢出中断，定时器1溢出中断。 (5)串行口中断，定时器0溢出中断，外中断0，外中断1，定时器1溢出中断。 (6)外中断0，外中断1，定时器0溢出中断，串行口中断，定时器1溢出中断。 (7)外中断0，定时器1溢出中断，定时器0溢出中断，外中断1，串行口中断。
