如果结果不匹配，请 
更多“按计数进制的不同，可将计数器分为二进制，十进制和N进制计数器…”相关的问题
第2题
用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（）。
A.余3码编码的十进制加法计数器
B.循环码编码的九进制加法计数器
C.余3码编码的三进制加法计数器
D.循环码编码的二进制加法计数器
第6题
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
点击查看答案
第7题
按如下要求编写8253的初始化程序，已知8253的计数器02和控制端口地址依次为0407H,使计数器1工
作在方式0，写入低八位，仅用8位二进制计数，初值为15H，请完成其初始化程序。8253的控制字格式如附录1所示。
点击查看答案
初始化程序为：
MOVAL，(1)
OUT(2)，AL;写入控制字
MOVAL，(3)
OUT(4)，(5);写入初值
file:///C:/Users/ADMINI~1/AppData/Local/Temp/ksohtml9928/wps5.jpg
第9题
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式
及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.
点击查看答案
第10题
图5.26所示为一可变进制计数器,其模数受I4I3I2I1控制.其中,74290已通过将CP≇
图5.26所示为一可变进制计数器,其模数受I4I3I2I1控制.其中,74290已通过将CP1与Q0短接而连成8421BCD码十进制加法计数器的形式,CP0为外部计数输入端,
为异步置0端,
为异步置9端:CC14585为四位数码比较器,A3A2A1A0、B3B2B1B0为两个比较器的并行数据输入端,
为扩展输入端,
为比较输出端.
(1)分析I4I3I2I1=0110时,该电路为多少进制计数器,并画出其状态转换图.
(2)简述该可变进制计数器的工作原理.
第11题
设计一个可以控制计数功能的计数器，当X=0时，计数器以二进制数序列000、 001、010、011、 100、101、110、111计数并重复。当X=1时，计数器以格雷码序列000、001、 011、 010、 110、111、101、100计数并重复，要求：（1)画出计数器的状态图和ASM图;（2)用Verilog HDL语言描述系统的工作过程。
