如果结果不匹配，请 
更多“设计一个同步十进制加法计数器，需要三个触发器就可以。（）”相关的问题
第7题
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式
及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.
点击查看答案
第8题
图5.28(a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平
图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平
点击查看答案
有效,使能端处于有效状态.
(1)74160构成多少进制计数器.
(2)假定74160初始状态Q3Q2Q1Q0=0000,试对应图5.28(b)的CP脉冲图画出Q3、Q2、Q1、Q0和Y的输出波形.
第9题
在图P5.19中,CT74160为同步十进制加法计数器,CT74LS42为4-10译码器,设计数器的初始状态为000,
试画出与CP脉冲相对应的Q0,Q1,Q2,Q3及输出Y的波形图.
点击查看答案
第10题
用同步十进制计数器74160设计一个可变进制计数器，要求在控制信号M=0时为五进制，而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
用同步十进制计数器74160设计一个可变进制计数器，要求在控制信号M=0时为五进制，而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
点击查看答案
