首页 > 公务员
题目内容 (请给出正确答案)
[主观题]

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器原

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,锁存器原输出为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,输入为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“试用1片八D锁存器74HC373设计一个能锁存两组BCD码信…”相关的问题
第1题
Intel8255A的PC口有一个()

A.8位数据输入锁存器和8位数据输出缓冲器

B.8位数据输入缓冲器和8位数据输出缓冲器

C.8位数据输入缓冲器和8位数据输出锁存/缓冲器

D.8位数据输入锁存器和8位数据锁存器

点击查看答案
第2题
输出锁存器的状态保持一个循环周期。()
点击查看答案
第3题
PLC输出锁存器的状态保持一个循环周期。()
点击查看答案
第4题
试用D触发器和少量门设计一个能产生序列信号为0001101的移存型序列信号发生器.

点击查看答案
第5题
P0、P1、P2、P3,每个端口都有一个8位的数据锁存器,其名称也是P0、P1、P2、P3。()
点击查看答案
第6题
‍在锁存式系统中,一个逻辑块可以利用上一个逻辑块没有用完的时间。这一现象是由于锁存器在其导通期间是透明的,称之为()。
‍在锁存式系统中,一个逻辑块可以利用上一个逻辑块没有用完的时间。这一现象是由于锁存器在其导通期间是透明的,称之为()。

点击查看答案
第7题
试用数值比较器74HC85和必要的逻辑门设计一个余3码有效性测试电路,当输入为余3码时,输出为1,否则为0。

点击查看答案
第8题
输出接口需要()。

A.反相器

B.缓冲器

C.计数器

D.锁存器

点击查看答案
第9题
以下电路代表的是()。

A.译码器

B.选择器

C.移位寄存器

D.锁存器

点击查看答案
第10题
下列芯片中可以作为地址锁存器的是()。

A.74LS244

B.74LS138

C.74LS245

D.74LS373

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改