首页 > 公务员
题目内容 (请给出正确答案)
[主观题]

试用3线-8线译码器CT74LS138和必要的门电路设计一个1位具有控制端K全运算电路。当K=1时,全减运算被禁止;当K=

0时作全减运算。
答案
收藏

设计出的电路如下图所示。

如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“试用3线-8线译码器CT74LS138和必要的门电路设计一个…”相关的问题
第1题
用ISP器件设计318线译码器.3:8线译码器真值表如下表所示,用VHDL语盲写出设计源文件.

点击查看答案
第2题
用3线-8线译码器74138(逻辑符号如下图所示)和与非门实现函数的功能时,74138的输出端()连接与非门。

A.

B.

C.

D.

点击查看答案
第3题
要使3:8线译码器(74LS138)能正常工作,使能控制端的电平信号应是().A.100B.111C.011D.000
要使3:8线译码器(74LS138)能正常工作,使能控制端的电平信号应是().A.100B.111C.011D.000

要使3:8线译码器(74LS138)能正常工作,使能控制端的电平信号应是().

A.100

B.111

C.011

D.000

点击查看答案
第4题
74LS138是什么功能的芯片()。

A.3线─8线译码器

B.数据选择器

C.显示译码器

D.与非门

点击查看答案
第5题
试川两个3线-8线译码器74HC138接成一个4线-16线译码器,可以附加必要的门电路。74HC138的逻辑框图
如图P4.3所示。输出端的逻辑函数式为

点击查看答案
第6题
3 线-8 线二进制译码器工作时,任一时刻译码器输出端的有效电平的个数是()。

A.4

B.1

C.16

D.24

点击查看答案
第7题
对于3线-8线译码器,正确的说法是()

A.3线输入,8线输出

B.3线输出,8线输入

C.8线输入,3线输出

D.16线输入,24线输出

E.8线输入,16线输出

点击查看答案
第8题
试用NMOS静态RAM2112(256×4)芯片完成下列工作:(1)用多少片2112芯片才能组成1K×8的内存单元?(2)寻址1K×8内存单元需用多少根地址线?(3)画出1K×8RAM的接线图.

点击查看答案
第9题
4线-10线译码器有()个输出。

A.4

B.16

C.8

D.10

点击查看答案
第10题
74LS138是4线16线集成译码器。以上说法是否正确()

点击查看答案
第11题
RM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。

A.210

B.104

C.10

D.102

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改