首页 > 英语六级

题目内容（请给出正确答案）

[主观题]

试用触发器和门电路设计一个有进位输出的同步五进制加法计数器.

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“试用触发器和门电路设计一个有进位输出的同步五进制加法计数器.”相关的问题

第1题

用触发器和门电路设计一个2421码的十进制计数器。请标明计数输入端和进位输出端。计数过程中2421码的变化顺序如表1.2.1中所示。

点击查看答案

第2题

用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

点击查看答案

第3题

试用上升沿触发的D触发器设计一个1101序列检测器，输入为串行编码序列，输出为检出信号。

点击查看答案

第4题

设计一个四变量奇偶判别电路.要求当4个输入中有奇数个高电平1时电路输出高电平1,否则输出低电

平0.试用如图10.20所示的8选1数据选择器CT74151和必要的门电路实现.

点击查看答案

第5题

试用边沿JK触发器设计一个时序逻辑电路,要求该电路的输出Z与CP之间的关系应满足图10.21所示的

波形图.

点击查看答案

第6题

采用D触发器和尽量少的门电路设计一个串行数据检测器,该电路具有1个数据输入端D和1个时钟端口,

1个信号输出端F.当连续3个时钟触发时D都为1或都为0,则F输出高电平,否则输出低电平.写出电路的转移/输出表,画出逻辑电路图.

点击查看答案

第7题

用JK触发器及最少的门电路设计一个同步五进制计数器,其状态Q₂Q₁Q₀的转换图如图P5.

9所示.

点击查看答案

第8题

试用中规模同步十进制加法计数器CT74160,并附加必要的门电路,设计一个273进制计数器.

点击查看答案

第9题

本实验中门电路构成的单稳触发器输出信号的脉冲幅度和以下哪些因素有关？（)

A.输入信号的幅度

B.门电路的电源电压

C.最后一个与非门的器件类型

D.输入信号的周期

点击查看答案

第10题

试用门电路设计一个1路-4路数据分配器，正确的是：（）。

A.

B.

C.

D.

点击查看答案

长沙泛函教育科技有限公司版权所有 ©2024

湘ICP备20014701号湘公安备案43019002002137号营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）