用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器,要求当控制信号M=1时
用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器,要求当控制信号M=1时,实现七进制计数器;而当控制信号M=0时,实现十三进制计数器。画出所设计的可控计数器的逻辑电路。
如果用4位二进制加法计数器74161同时实现七进制计数器(M=1)和十三进制计数器(M=0),可采用反馈预置数法。当M=1时,实现从0000~0110的七进制计数;当M=0时,实现从0000~1100的十三进制计数。其实现的电路图如图B1-7所示。