用集成加/减计数器74192构成具有如下计数规律的计数器: 2,3,4,5,6,7,6,5,4,3,2,3,…。
A.用一片集成计数器构成三进制,另一片构成六进制,然后串行连接即可
B.用一片集成计数器构成十进制,另一片也构成八进制,然后串行连接即可
C.用一片集成计数器构成九进制,另一片构成二进制,然后串行连接即可
D.用一片集成计数器构成九进制,另一片构成九进制,然后串行连接即可
E.用一片集成计数器构成十二进制,另一片构成六进制,然后串行连接即可
A.用一片集成计数器构成三进制,另一片构成八进制,然后串行连接即可
B.用一片集成计数器构成十二进制,另一片也构成十二进制,然后串行连接即可
C.用一片集成计数器构成四进制,另一片构成六进制,然后串行连接即可
D.用一片集成计数器构成二十进制,另一片构成四进制,然后串行连接即可
E.用一片集成计数器构成十二进制,另一片构成二进制,然后串行连接即可
用集成电路芯片74LS161设计一个计数器,自动完成3位二进制加/减循环计数,状态转换图如图T9.4-1(a)所示,要求只能用三个2输入异或门和一个3输入与非门实现,如图T9.4-1(b)所示。
提示:将74LS161的输出作为输入变量,3位二进制加/减循环计数器的状态作为输出变量,列出状态转换真值表,其中状态1000不用,并用端作为加/减转换控制。
图示电路是集成计数74LS161构成的可变进制计数器。试分析当控制变量A为1和0时,电路各为几进计数器()。
A.A=1时为十二进制计数器,A=0时为十进制计数器
B.A=1时为十一进制计数器,A=0时为十进制计数器
C.A=1时为十进制计数器,A=0时为十二进制计数器
D.A=1时为十进制计数器,A=0时为十一进制计数器
已知某集成计数器的结构图及逻辑符号如图所示,虚线以内为集成电路的内部电路。要求:
(1)单片计数器能实现的最大模值为多少;
(2)画出用该计数器实现五进制计数器的逻辑图;
(3)画出用该计数器实现六进制计数器的逻辑图;
(4)画出用该计数器实现三十进制计数器的逻辑图。