题目内容
（请给出正确答案）
[单选题]
基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→→综合→适配→时序仿真→编程下载→硬件测试（)。
A.功能仿真
B.逻辑综合
C.配置
D.引脚锁定
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
A.功能仿真
B.逻辑综合
C.配置
D.引脚锁定
如果结果不匹配，请 联系老师 获取答案
更多“基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL…”相关的问题
A.综合就是将电路的高级语言转化成低级的，可与FPGA/ CPLD的基本结构相映射的网表文件
B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的
D.综合是纯软件的转换过程，与器件硬件结构无关
A.CPLD是基于查找表结构的可编程逻辑器件
B.CPID即是现场可编程逻辑器件的英文简称
C.早期的CPLD是从FPGA的结构扩展而来
D.在Xilinx公司生产的器件中,XC9500系列属CPLD结构
A.FPGA全称为复杂可编程逻辑器件;
B.FPGA是基于乘积项结构的可编程逻辑器件;
C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置;
D.在Altera公司生产的器件中,MAX7000系列属FPGA结构。
A.CPLD即是现场可编程逻辑器件的英文简称
B.CPLD是基于查找表结构的可编程逻辑器件
C.CPLD中的编程数据掉电后消失
D.在Altera公司生产的器件中，FLEX10K系列属CPLD结构
A.嵌入式系统的集成硬件设计和仿真工具
B.编辑FPGA的I/O引脚和面积约束相关的用户约束文件的工具
C.实现FPGA/CPLD的配置和通信的工具
D.实现FPGA的时序分析工具
A.FPGA的集成度相比CPLD更高
B.FPGA相比于CPLD更适合完成复杂的时序逻辑设计
C.FPGA相比于CPLD更适合完成组合逻辑设计
D.FPGA的保密性更好
