如果结果不匹配，请 
更多“下降沿触发的边沿JK触发器的输入波形如图P4.5所示,试画出…”相关的问题
第3题
画出图P5.8(a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如
画出图P5.8（a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如
点击查看答案
图P5.8(b)所示。设触发器的初始状态为Q=0。
第4题
画出图P5.10（a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如
画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如图P5.10(b)所示。设触发器的初始状态为Q=0。
第6题
在图P5.12（a)下降触发D触发器中，已知时钟脉冲CLK、输入端D、异步置位输入端RD和异步复位输入端RD的
在图P5.12(a)下降触发D触发器中，已知时钟脉冲CLK、输入端D、异步置位输入端RD和异步复位输入端RD的电压波形如图P5.12(b)中所示，试画出输出端Q对应的电压波形。
第7题
主从JK触发器组成如图P4.4（a)所示的电路,已知电路的输入波形如图P4.4（b)所示,画出Q1端和Q2
主从JK触发器组成如图P4.4(a)所示的电路,已知电路的输入波形如图P4.4(b)所示,画出Q1端和Q2端的波形.设初始状态Q=0.
第8题
电路如图3.9（a)所示.触发器为JK触发器,设初始状态均为0.试按图3.9（b)给定的输入信号波形画出输
电路如图3.9(a)所示.触发器为JK触发器,设初始状态均为0.试按图3.9(b)给定的输入信号波形画出输出Q1、Q2端的波形.
第9题
TTL边沿触发器组成的电路分别如图P4.8（a)和（b)所示,其输入波形如图P4.8（c)所示,试分别画出Q1
TTL边沿触发器组成的电路分别如图P4.8(a)和(b)所示,其输入波形如图P4.8(c)所示,试分别画出Q1和Q2端的波形.设各电路的初始状态均为0.
第10题
图P5.11(a)是带有异步置零端的上升沿触发D触发器，CLK、RD和D端的电压波形如图P5.11(b)中所给出。试
图P5.11（a)是带有异步置零端的上升沿触发D触发器，CLK、RD和D端的电压波形如图P5.11（b)中所给出。试
点击查看答案
画出触发器输出端Q对应的电压波形。
第11题
画出图P5.4(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
画出图P5.4（a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
点击查看答案
4(b)所示。设触发器的初始状态为Q=0。
