首页 > 建筑工程
题目内容 (请给出正确答案)
[主观题]

设计一个译码电路,将表1.2.1中的2421码转换为表1.2.2中的四位格雷码。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“设计一个译码电路,将表1.2.1中的2421码转换为表1.2…”相关的问题
第1题
设计一个译码电路,将表1.2.1中余3码转换为2421码。

点击查看答案
第2题
用触发器和门电路设计一个2421码的十进制计数器。请标明计数输入端和进位输出端。计数过程中2421码的变化顺序如表1.2.1中所示。

点击查看答案
第3题
设计一个对2F8H进行读写操作的端口译码电路,要求分别用:(1)门电路,(2)门电路和74LS138译码器。
设计一个对2F8H进行读写操作的端口译码电路,要求分别用:(1)门电路,(2)门电路和74LS138译码器。

点击查看答案
第4题
用PAL16L8设计一个代码转换电路,将输人的BCD代码转换为输出的4位格雷码。两种代码的对照表见本书第1章表1.2.1和表1.2.2(参见上题注)。

点击查看答案
第5题
用74LS138实现一个能对32个地址译码的译码电路.

点击查看答案
第6题
有一个EPROM2716(2Kx8b)芯片的译码电路,如图5.6-4所示,请计算该芯片的地址范围。
有一个EPROM2716(2Kx8b)芯片的译码电路,如图5.6-4所示,请计算该芯片的地址范围。

点击查看答案
第7题
设计一个代码转换电路,将余3循环码转换为8421码.

点击查看答案
第8题
综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中()是错误的。

A.综合就是将电路的高级语言转化成低级的,可与FPGA/ CPLD的基本结构相映射的网表文件

B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束

C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的

D.综合是纯软件的转换过程,与器件硬件结构无关

点击查看答案
第9题
综合是EDA设计的关键步骤,下面对综合的描述中错误的是()。

A.综合就是把抽象设计中的一种表示转换成另一种表示的过程

B.综合就是将电路的高级语言转换成低级的,可与FPGA/CPLD相映射的功能网表文件

C.综合可理解为一种映射过程,并且这种映射关系是唯一的,即综合结果是唯一的

D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束

点击查看答案
第10题
栈式分支限界法将活结点表以后进先出(LIFO)的方式存储于一个栈中.试设计一个解0-1背包问题的栈式分支限界法,并说明栈式分支限界法与回溯法的区别.

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改