首页 > 建筑工程
题目内容 (请给出正确答案)
[主观题]

用触发器和门电路设计一个2421码的十进制计数器。请标明计数输入端和进位输出端。计数过程中2421码的变化顺序如表1.2.1中所示。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“用触发器和门电路设计一个2421码的十进制计数器。请标明计数…”相关的问题
第1题
用JK触发器及最少的门电路设计一个同步五进制计数器,其状态Q2Q1Q0的转换图如图P5.
9所示.

点击查看答案
第2题
试用触发器和门电路设计一个有进位输出的同步五进制加法计数器.

点击查看答案
第3题
用前沿翻转D触发器和门电路设置一个减法计数器,要求其状态图按图10.82所示变化,列出各触发器的
驱动方程,画出逻辑线路图.(不考虑自启动能力)

点击查看答案
第4题
采用D触发器和尽量少的门电路设计一个串行数据检测器,该电路具有1个数据输入端D和1个时钟端口,
1个信号输出端F.当连续3个时钟触发时D都为1或都为0,则F输出高电平,否则输出低电平.写出电路的转移/输出表,画出逻辑电路图.

点击查看答案
第5题
利用D触发器构成的移位寄存器配合适当的门电路,设计产生图3.26(a)所示的脉冲序列信号发生器.

利用D触发器构成的移位寄存器配合适当的门电路,设计产生图3.26(a)所示的脉冲序列信号发生器.

点击查看答案
第6题
设计一个译码电路,将表1.2.1中余3码转换为2421码。

点击查看答案
第7题
设计一个译码电路,将表1.2.1中的2421码转换为表1.2.2中的四位格雷码。

点击查看答案
第8题
用T触发器作为存储元件,设计一个采用8421码的十进制加1计数器。

点击查看答案
第9题
用同步十六进制计数器74163设计一个可变进制计数器,要求在控制信号M=0时为十进制,而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
用同步十六进制计数器74163设计一个可变进制计数器,要求在控制信号M=0时为十进制,而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

点击查看答案
第10题
用PLA和D触发器设计一个同步时序逻辑电路,电路的状态转换图如图8.11所示.画出相应的逻辑电路图
.

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改